Zurück zu den Ergebnissen · München

Stelle verifiziert gestern

SoC Digital Verification Engineer (m/f/d)

Apple·München (Bayern)Vor Ort
Gehalt nicht angegeben
Vox-Zusammenfassung
  • Aufgaben: Entwicklung von Verifikationstests, Tools, Testbänken, Protokollmonitoren und Stimulusvektoren zur Qualitätssicherung im SoC-Verifikationsprozess.
  • Anforderungen: Abschluss in Computer Engineering, Electrical Engineering, Computer Science oder vergleichbare Erfahrung; fließende Englischkenntnisse.
  • Bevorzugte Kenntnisse: Erfahrung in SoC-Verifikation, Verifikationsfluss, dynamische, coverage-basierte und formale Methoden sowie Kenntnisse in Verilog, SystemVerilog, C/C++, TCL.
  • Arbeitsumfeld: Enge Zusammenarbeit mit dem Designteam, Beteiligung an Post Silicon Validation, Einsatz von Verifikationsumgebungen wie UVM.
An der Quelle bewerbenSie verlassen VoxJobs zu arbeitsagentur.de — die Bewerbung erfolgt direkt beim Unternehmen. arbeitsagentur.de

Stellenbeschreibung

## Responsibilities - As a member of the verification team you will develop verification test plans, tools, test benches, protocol monitors, and high-coverage stimulus vectors. You will apply sophisticated techniques to achieve verification with the highest quality, efficiency, and time-to-market You are going to work closely with the design team to ensure timely delivery of quality designs. You will also work with methods to accelerate verification time and will be involved in Post Silicon Validation. ## Minimum Qualifications - You should have a BS/MS in Computer Engineering, Electrical Engineering, Computer Science, or equivalent experience. - Ability to fluently speak & write in English. ## Preferred Qualifications - Hands-on experiences in SoC verification. - Knowledge of SoC architecture/design and in-depth knowledge of verification flow. - Strong understanding and proven experience in the sophisticated verification process, including dynamic, coverage-based and formal methods. - Experience using some of the following: Perl, e, Verilog, System Verilog, C, C++, TCL. - Familiarity with verification environments e.g. UVM, System Verilog is an advantage. - Knowledge in formal, hardware acceleration is a plus.

Transparenz-Panel

Originalquelle
arbeitsagentur.de
Veröffentlicht
08. Juli 2026 · echtes Datum
Zuletzt verifiziert
gestern
Qualitäts-Score
35/100
Gehalt angegeben0
Unternehmen identifiziert0
applyUrl0
postedAt15
Vollständige Beschreibung20

Quelle: Bundesagentur für Arbeit — Jobsuche (arbeitsagentur.de)

Ähnliche

Ähnliche Stellen.

Etwas stimmt mit dieser Anzeige nicht? Betrügerische oder veraltete Stelle melden